Pokračujeme v díle těch,
kteří byli první.

Aktuální vydání

Číslo 11/2016 vyšlo tiskem
7. 11. 2016. V elektronické verzi na webu od 1. 12. 2016. 

Téma: Rozváděče a rozváděčová technika; Točivé stroje a výkonová elektronika

Hlavní článek
Lithiové trakční akumulátory pro elektromobilitu

Aktuality

Fakulta elektrotechnická je na špici excelentního výzkumu na ČVUT Expertní panely Rady vlády pro výzkum, vývoj, inovace (RVVI) vybraly ve II. pilíři…

Švýcaři v referendu odmítli uzavřít jaderné elektrárny dříve V referendu hlasovalo 45 procent obyvatel, z toho 54,2 procent voličů řeklo návrhu na…

Fakulta elektrotechnická ČVUT v Praze pořádá 25. 11. 2016 den otevřených dveří Fakulta elektrotechnická ČVUT v Praze pořádá 25. listopadu od 8.30 hodin Den otevřených…

Calliope mini – multifunkční deska Calliope mini poskytuje kreativní možnosti pro každého. A nezáleží na tom, zda jde o…

Ocenění v soutěži České hlavičky získal za elektromagnetický urychlovač student FEL ČVUT Student programu Elektronika a komunikace Fakulty elektrotechnické ČVUT v Praze Vojtěch…

Češi v domácnostech více svítí a experimentují se světlem, doma mají přes 48 milionů svítidel Češi začali v domácnostech více svítit a snaží se vytvořit lepší světelné podmínky:…

Více aktualit

Software pro pokročilý návrh odporových děličů

Ing. Martin Pospíšilík, Ing. Pavel Neckář
Univerzira Tomáše Bati ve Zlíně, Fakulta aplikované informatiky

Úvod

V elektrotechnické praxi jsou při navrhování elektrických obvodů často používány softwarové nástroje umožňující analýzu navržených obvodů. Méně časté jsou programy pro přímý návrh jednotlivých funkčních bloků. Řešení elementárních problémů, jako je prostý návrh odporového děliče, bývá nezřídka považováno za naprostou banalitu. Přitom návrh takového děliče může být poměrně pracný, vybírá-li se z omezeného počtu dostupných hodnot rezistorů, což v praxi nastává s ohledem na běžně používané řady hodnot vždy. Je-li zvolena hodnota jednoho z rezistorů a druhá dopočítávána, ne vždy lze dostat nejvýhodnější kombinaci. Proto je při ručním návrhu vhodné postupně zvolit a se zaokrouhlením dopočítat více možných kombinací a určit jejich odchylky od požadovaného dělicího poměru. Jelikož se lze v praxi s návrhy odporových děličů setkat často, rozhodli se autoři článku vytvořit jednoduchý program, který dokáže tuto úlohu výrazně usnadnit tím, že popsaný algoritmus zautomatizuje.

Funkce programu

Funkce programu je jednoduchá. Zjednodušený vývojový diagram použitého algoritmu je uveden na obr. 1. Program pracuje se základním schématem odporového děliče zatíženého ekvivalentním rezistorem podle obr. 2. Uživatel zadá tyto údaje: 

  • vstupní napětí U1 (V),
  • výstupní napětí U2 bez zátěže (U20) (V),
  • výstupní napětí U2 při jmenovitém proudu odebíraném zátěží Rz (U2i) (V),
  • jmenovitý proud I odebíraný zátěží (A),
  • řadu hodnot, ze které se vybírá (v současnosti E12, E24, E48),
  • nejvyšší přípustnou toleranci (%).

Po kliknutí na tlačítko Count proběhne výpočet podle algoritmu uvedeného na obr. 1. Nejprve je ze jmenovitého výstupního proudu při napětí U2i vypočítán ekvivalentní zatěžovací rezistor Rz. Následně je vypočítána nejvyšší přípustná hodnota rezistoru R1 podle vzorce (1).

**vzorec 1**

Při vyšší hodnotě než R1MAX by výstupní napětí U2i pokleslo při odběru proudu I pod požadovanou úroveň, i kdyby byl rezistor R2 zcela odpojen. V souladu s vypočítanou hodnotou R1MAX program vybere několik hodnot ze zvolené toleranční řady. Dále program odhadne největší použitelnou hodnotu rezistoru R2 podle empirického vzorce (2).
'
**vzorec 2**

Analogicky podle hodnoty R2MAX je podle zvolené řady vytvořena posloupnost nejvhodnějších rezistorů R2. Nyní jsou počítány všechny možné výsledky, kterých lze dosáhnout pomocí variace všech vybraných hodnot R1 se všemi vybranými hodnotami R2, přičemž do pole vhodných variací jsou ukládány jen ty, u nichž je dosažená odchylka od požadovaných výstupních napětí menší než zadaná tolerance v procentech. Výpočty jsou vykonávány jak pro nezatížený dělič (podle vzorce (3), tak pro zatížený dělič podle vzorce (4).

**vzorec 3**

**vzorec 4**

odpovídá dvěma možnostem, které mohou při navrhování odporového děliče nastat: 1. Je-li zapotřebí dělič na přesné referenční napětí, ze kterého je odebírán nepatrný proud, popř. jestliže odebíraný proud není uvažován, pracuje se s výsledky pro nezatížený dělič, přičemž jmenovitý odebíraný proud je zde chápán jako maximální proud, který lze odebírat, a jmenovité napětí při zátěži je chápáno jako minimální hodnota, na kterou smí při takovéto zátěži výstupní napětí poklesnout.
2. Je-li navrhován dělič, který má být zatěžován konkrétním jmenovitým proudem, je třeba se řídit výsledky pro zatížený dělič. Jakmile jsou zpracovány všechny variace, z polí výsledků jsou vybrána dvě řešení. Jedno dosahuje minimální chyby v případě nezatíženého děliče, druhé v případě zatíženého děliče. Výsledné hodnoty jsou programem vypsány v příslušném okně. Uživatel má k dispozici i graf závislosti výstupního napětí na ekvivalentním zatěžovacím rezistoru. Na ose y je vyneseno výstupní napětí, na ose x procenta ekvivalentního zatěžovacího rezistoru (100 % odpovídá zátěži určené pomocí hodnot U2i a I).

Práce s programem

Na obr. 3 je vzhled obrazovky programu s konkrétním příkladem výpočtu. Představme si, že potřebujeme navrhnout odporový dělič se vstupním napětím 12 V a výstupním napětím 5 V při zatížení proudem 250 µA. Předpokládá se, že dělič bude trvale provozován se jmenovitou zátěží. Při odpojení zátěže připustíme zvýšení výstupního napětí maximálně na 6 V. K dispozici máme rezistory z řady E24 a zadané parametry chceme dodržet s tolerancí alespoň ±10 %. Své požadavky specifikujeme v červeně označené oblasti a klikneme na tlačítko Count. V zeleně označené oblasti program sestupně vypíše všechny hodnoty z řady E24, které jsou pro daný výpočet relevantní, a postupně vyzkouší kombinace všech hodnot R1 se všemi hodnotami R2. Tyto kombinace jsou zobrazeny v modře ohraničené části s nadpisem Resistors. Ve fialově označené části se zobrazují všechny dosažené výsledky, což umožní návrháři, kdyby nebyl spokojen s výsledky navrženými programem, zvolit si tu kombinaci, která nejlépe odpovídá jeho požadavkům. Vidíme, že např. pro první kombinaci R1 = R2 = 4 300 Ω je výstupní napětí nezatíženého děliče 6 V a odchylka, od požadovaného výstupního napětí bez zátěže U20 je tedy 0 %. Při zátěži jmenovitým proudem bude ovšem výstupní napětí U2i rovno 5,42 V, což odpovídá odchylce +8,35 %, a proto tato kombinace nebude vyhovovat. Hodnoty odchylek se zobrazují v absolutních hodnotách. Program sám vybere ty kombinace, které nejlépe odpovídají zadání, a to jak pro zatížený, tak pro nezatížený dělič. Navržené výsledky se zobrazí v hnědě orámované části s nadpisem Possible Results v tomto pořadí: výstupní napětí bez zátěže (V), výstupní napětí se zátěží (V), hodnota horního rezistoru (R1) (Ω), hodnota dolního rezistoru (R2) (Ω), odchylka od požadované hodnoty pro nezatížený dělič (abs (%)) a odchylka od požadované hodnoty pro zatížený dělič (abs (%)). Optimalizaci pro nezatížený dělič odpovídají výsledky Series 1, optimalizaci pro zatížený dělič výsledky Series 2. Závislosti výstupního napětí na ekvivalentním zatěžovacím rezistoru se navíc zobrazují v grafu vpravo dole, přičemž na ose y je uvedeno výstupní napětí a na ose x jsou uvedena procenta z ekvivalentního zatěžovacího rezis-toru. Ten má v popisovaném případě pro napětí 5 V při proudu 250 µA hodnotu 20 kΩ.
Využití programu při návrhu napěťových měničů

Jednou z mnoha oblastí využití programu je navrhování napěťových měničů pracujících ve spínaném režimu, které nacházejí své uplatnění v různých odvětvích elektroniky. Na obr. 4 je schéma zvyšujícího měniče napětí se zlizaci výstupního napětí. Komparátor na řídicím vstupu se překlápí při jmenovitém napětí 1,25 V, přičemž jeho vstupní proud je záporný a podle údajů výrobce smí být maximálně –0,4 µ A. V praxi lze takto malou hodnotu zanedbat a stanovit požadavek, že potřebujeme takový dělič, který při vstupním napětí 12 V dodává výstupní napětí 1,25 V bez zátěže. Tvrdost děliče zajistíme požadavkem, že odebíráme- li z něj proud 10 µ A, smí výstupní napětí poklesnout na 1,1 V. K dispozici máme pouze řadu E12. Jako výchozí toleranci pro hledání výsledků nastavíme 30 %. Za relevantní považujeme výsledky pro nezatížený odporový dělič, které jsou: R1 = 4,7 kΩ, R2 = 560 Ω. Výstupní napětí je 1,28 V, což odpovídá chyběnámým integrovaným obvodem MC34063. Předpokládejme, že máme k dispozici šest akumulátorů NiMH 1,2 V a potřebujeme jejich napětí zvýšit na stabilních 12 V. Použijeme k tomu zapojení z obr. 4. Návrh celého obvodu ponechejme jiným publikacím, např. [1], [2]. Nyní nás zajímá jen návrh děliče sestaveného z rezistorů R1 a R2, který napájí řídicí vstup na vývodu 5 integrovaného obvodu, a řídí tak stabilizaci výstupního napětí. Komparátor na řídicím vstupu se překlápí při jmenovitém napětí 1,25 V, přičemž jeho vstupní proud je záporný a podle údajů výrobce smí být maximálně –0,4 µ A. V praxi lze takto malou hodnotu zanedbat a stanovit požadavek, že potřebujeme takový dělič, který při vstupním napětí 12 V dodává výstupní napětí 1,25 V bez zátěže. Tvrdost děliče zajistíme požadavkem, že odebíráme- li z něj proud 10 µ A, smí výstupní napětí poklesnout na 1,1 V. K dispozici máme pouze řadu E12. Jako výchozí toleranci pro hledání výsledků nastavíme 30 %. Za relevantní považujeme výsledky pro nezatížený odporový dělič, které jsou: R1 = 4,7 kΩ, R2 = 560 Ω. Výstupní napětí je 1,28 V, což odpovídá chybě +2,2 %. Obrazovka odpovídající této úloze je znázorněna na obr. 5.

Závěr

Prezentovaný program umožňuje konstruktérovi vypracovat efektivní návrh odporových děličů, které jsou základem většiny elektronických konstrukcí. Jde o jednoduchý nástroj, který při navrhování elektrických obvodů ušetří mnoho práce. Výsledky odpovídají realitě. Zveřejnění výsledků všech použitelných kombinací navíc dává konstruktérovi možnost přizpůsobit se konkrétní situaci. Program lze rovněž použít, popř. modifikovat, pro účely výuky.

Poděkování:

Tento článek vznikl za podpory grantu IGA Univerzity Tomáše Bati ve Zlíně, Fakulty aplikované informatiky, číslo IGA/45/ /FAI/10/D a Evropského fondu pro regionální rozvoj při projektu CEBIA-Tech No. CZ.1.05/2.1.00/03.0089.

Recenze: Ing. Jaromír Škuta, Ph.D.
Ing. Bc. Marek Čandík, PhD.

Literatura:

[1] DC-DC Converter control circuits. In: MC34063 datasheet [on-line]. [s.l.]: STMicroelectronics, 2001 [cit. 2011-07-08]. Dostupné na: <http://www.datasheetcatalog.org/datasheets/ 2300/501448_DS.pdf>
[2] MC34063A datasheet [on-line], [s.l.]: Motorola [cit. 2011-07-08]. Dostupné na: <http:// www.datasheetcatalog.org/datasheet/motorola/ MC34063A.pdf>
[3] PIRKL, J.: Řešené příklady v C# aneb C# skutečně v podstatě. České Budějovice, Kopp, 2005, 300 s., ISBN 80-7232-265-6.

Although the design of voltage dividers is considered to be simple, when an accurate divider is required to be designed manually and the amount of available resistor values is limited, the task may become quite complex. Practically, there is almost always a limitation to the accuracy due to the normalized series of available values being used to construct the divider. The easiest way is to choose one of the resistor values and calculate the second value; however, this solution may not be the best and many iterations are needed to improve the accuracy of such design. As the task of voltage divider design is quite often in practice, we decided to develop a software application which makes this task really easy.


Ing. Pavel Neckář studoval v letech 2004 až 2009 obor bezpečnostní technologie, systémy a management na Fakultě aplikované informatiky Univerzity Tomáše Bati ve Zlíně. Od roku 2009 je studentem doktorského studia v oboru inženýrská informatika. V současnosti se zabývá návrhem autonomního mobilního robotnického podvozku pro účelné využití v oboru komerční bezpečnosti.

Ing. Martin Pospíšilík studoval v letech 2002 až 2008 obor elektronika na Fakultě elektrotechnické ČVUT v Praze. Od roku 2009 je studentem doktorského studia Univerzity Tomáše Bati ve Zlíně v oboru inženýrská informatika a od roku 2011 působí na téže univerzitě jako lektor. V současnosti se zabývá návrhem autonomního monitorovacího systému.

Doc. Mgr. Milan Adámek studoval v letech 1985 až 1990 obor experimentální fyzika na Fakultě přírodovědecké UP v Olomouci. V letech 1997 až 2000 působil na Fakultě technologické VUT Brno jako odborný asistent, v roce 2002 dokončil postgraduální studium v oboru technická kybernetika na Univerzitě Tomáše Bati ve Zlíně a v roce 2008 získal akademický titul docent v habilitačním řízení v oboru řízení strojů a procesů. Od roku 2001 působí na Univerzitě Tomáše Bati ve Zlíně, od roku 2010 jako ředitel Ústavu bezpečnostního inženýrství Fakulty aplikované informatiky a proděkan pro tvůrčí činnosti a propagaci.

Obr. 1. Zjednodušený vývojový diagram algoritmu
Obr. 2. Základní schéma odporového děliče
Obr. 3. Vzhled obrazovky programu
Obr. 4. Základní schéma zvyšujícího měniče s MC34063